Recomendado, 2024

Escolha Do Editor

Diferença entre RISC e CISC

RISC e CISC são as caracterizações de conjuntos de instruções computacionais que fazem parte da arquitetura de computadores; eles diferem em complexidade, formatos de instrução e dados, modos de endereçamento, registros, especificações de opcode e mecanismos de controle de fluxo, etc.

Quando uma máquina é programada, o programador usa alguns comandos primitivos particulares ou instruções de máquina que são geralmente conhecidas como conjunto de instruções de um computador.

Gráfico de comparação

Base para comparaçãoRISC
CISC
Ênfase emProgramasHardware
IncluiRelógio únicoMulti-relógio
Tamanho do conjunto de instruçõesPequenoampla
Formatos de Instrução
formato fixo (32 bits)Formatos variados (16-64 bits por instrução).
Modos de endereçamento usados
Limitado a 3-5
12 a 24
Registros de uso geral usados32-192
8 a 24
Inferências de memória
Registre-se para registrar
Memória para a memória
Design de cacheDividir cache de dados e cache de instruções.
Cache unificado para instruções e dados.
Taxa de clock
50-150 MHz
33 a 50 MHz
Ciclos por instrução
Ciclo único para todas as instruções e um CPI médio <1, 5.CPI entre 2 e 15.
Controle da CPU
Hardwired sem memória de controle.
Microcódigo usando a memória de controle (ROM).

Definição de RISC

Os conjuntos de instruções de computadores de conjunto de instruções (RISC) reduzidos normalmente contêm menos de 100 instruções e usam o formato de instrução fixa (32 bits). Ele usa poucos modos de endereçamento simples. Instruções baseadas em registro são usadas, o que significa que o mecanismo de registrar para registrar é empregado. LOAD / STORE são as únicas instruções independentes para acessar a memória.

Para melhorar a velocidade de troca de contexto, um arquivo de registro grande é usado. A simplicidade dos conjuntos de instruções resultou na implementação de processadores inteiros em um único chip VLSI. Os benefícios adicionais são maior taxa de clock, menor CPI que regem altas taxas de MIPS nos processadores RISC / superescalares disponíveis.

Definição de CISC

O conjunto de instruções de computadores de conjunto de instruções complexas (CISC) contém cerca de 120 a 350 instruções. Ele usa formatos variáveis ​​de instrução / dados, mas um pequeno conjunto de registradores de uso geral, ou seja, 8-24. A razão para grandes conjuntos de instruções é o uso de instruções de formato variável. Um grande número de operações de referência de memória é executado usando um número enorme de modos de endereçamento.

A arquitetura CISC emprega diretamente as instruções HLL em hardware / firmware. O cache unificado é usado na arquitetura CISC tradicional, que contém dados e instruções e usa o caminho comum.

Principais diferenças entre RISC e CISC

  1. Em RISC, o tamanho do conjunto de instruções é pequeno, enquanto no CISC o tamanho do conjunto de instruções é grande.
  2. O RISC usa formato fixo (32 bits) e principalmente instruções baseadas em registros, enquanto o CISC usa intervalos de formatos variáveis ​​de 16 a 64 bits por instrução.
  3. O RISC usa um relógio único e um modo de endereçamento limitado (por exemplo, 3-5). Por outro lado, o CISC usa modos de endereçamento de 12 a 24 multi-relógio.
  4. O número de registradores de uso geral que o RISC usa varia de 32 a 192. Pelo contrário, a arquitetura CISC usa de 8 a 24 GPRs.
  5. Mecanismo de memória de registro para registro é usado no RISC com instruções LOAD e STORE independentes. Em contraste, o CISC usa memória para mecanismo de memória para executar operações, além disso, incorporou instruções LOAD e STORE.
  6. O RISC dividiu dados e design de cache de instruções. Em contrapartida, o CISC usa cache unificado para dados e instruções, embora os designs mais recentes também usem caches divididos.
  7. A maior parte do controle da CPU no RISC é hardwired sem ter uma memória de controle. Por outro lado, o CISC é microcodificado e usa memória de controle (ROM), mas o CISC moderno também usa o controle com fio.

Conclusão

As instruções do CISC são complexas e tendem a ser mais lentas que o RISC, mas utilizam menos ciclos com menos instruções.

Top